중앙처리장치: Difference between revisions
From CS Wiki
No edit summary |
No edit summary |
||
Line 3: | Line 3: | ||
;CPU, Central Processing Unit | ;CPU, Central Processing Unit | ||
<br /> | |||
== 구성 == | |||
===[[중앙처리장치/제어장치|제어장치]]=== | |||
;컴퓨터에 있는 모든 장치들의 동작을 지시하고 제어하는 장치 | |||
*[[중앙처리장치/제어장치|제어장치 자세히 보기]] | |||
===연산장치=== | |||
;제어장치의 명령에 따라 실제 연산을 수행하는 장치 | |||
*[[중앙처리장치/연산장치|연산장치 자세히 보기]] | |||
===레지스터=== | |||
;처리할 명령어나 연산의 중간 결과값 등을 일시적으로 저장하는 저장공간 | |||
*[[중앙처리장치/레지스터|레지스터 자세히 보기]] | |||
==설계 방식== | ==설계 방식== | ||
Line 28: | Line 50: | ||
**'''대표적으로 Intel Architecture''' | **'''대표적으로 Intel Architecture''' | ||
== 참고 문헌 == | |||
<br /> | |||
=== | |||
Latest revision as of 01:44, 24 February 2022
- CPU, Central Processing Unit
구성[edit | edit source]
제어장치[edit | edit source]
- 컴퓨터에 있는 모든 장치들의 동작을 지시하고 제어하는 장치
연산장치[edit | edit source]
- 제어장치의 명령에 따라 실제 연산을 수행하는 장치
레지스터[edit | edit source]
- 처리할 명령어나 연산의 중간 결과값 등을 일시적으로 저장하는 저장공간
설계 방식[edit | edit source]
- 복잡한 명령어로 간결하게 구성하느냐, 간결한 명령어들로 복잡하게 구현하느냐로 구분된다.
- RISC(Reduced Instruction Set Computer)
- 간단한 명령어의 집합으로 구성
- 명령어들의 동작이 단순
- 프로그램을 작성하는데 많은 명령어 사용
- 모든 CISC명령은 RISC 명령 조합으로 만들어 낼 수 있다.
- CISC명령어 하나 수행할 시간에 몇배의 명령을 실행 할 수 있다.
- 호환성 부족
- 명령어 하나당 하나의 연산만을 수행
- 대표적으로 ARM Architecture
- CISC(Complex Instruction Set Computer)
- 복잡한 명령어의 집합으로 이루어져 있다.
- 프로그램이 짧다
- 명령어를 수행하기 위한 하드웨어가 복잡하다
- 호환성이 좋다
- 하나의 명령어로 최대한 많은 작업 수행
- 최적화 명령어 생성 가능
- 실제로 사용되는 명령어는 10% 이하
- 대표적으로 Intel Architecture
참고 문헌[edit | edit source]